RANGKAIAN SEKUENSIAL PEMBANGKIT PULSA

Disusun untuk memenuhi tugas praktikum Elektronika Digital Lanjut

Oleh

Abdul Rozak Ainurrofiq

221344033

2B-TNK



Tanggal Percobaan: Selasa, 7 November 2023

Tanggal Penyerahan: Selasa, 14 November 2023

Instruktur: 1. Ferry Satria, BSEE., M.T.

2. Rahmawati Hasanah, S.ST., M.T.

PROGRAM STUDI D4 TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI BANDUNG

2022-2023

KETERANGAN

1. Kelompok : 3
2. Judul Praktek : Rangkaian Sekuensial Pembangkit Pulsa
3. Tanggal Praktek : 7 November 2023
4. Tanggal Pengumpulan Laporan : 14 November 2023
5. Nama Praktikan : Abdul Rozak Ainurrofiq
6. Nama Partner : Lastmi Cahyani
7. Nama Dosen : Ferry Satria, BSEE., M.T.
   Rahmawati Hasanah, S.ST., M.T.

DAFTAR ISI

KETERANGAN 2
DAFTAR ISI.....3
A. MAKSUD DAN TUJUAN PERCOBAAN 4
B. DASAR TEORI.....4
C. ALAT DAN BAHAN YANG DIPERGUNAKAN 4
D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN.....5
E. SOAL DAN HASIL PERCOBAAN 6
F. ANALISA DATA.....13
G. KESIMPULAN 13
H. SARAN.....14
DAFTAR PUSTAKA 15

A. MAKSUD DAN TUJUAN PERCOBAAN

1. Untuk memenuhi tugas mata kuliah Elektronika Digital Lanjut.
2. Mahasiswa mampu memahami cara kerja rangkaian sekuensial pembangkit pulsa
3. Mahasiswa mampu merancang rangkaian sekuensial pembangkit pulsa
4. Mahasiswa mampu merangkaian rangkaian sekuensial pembangkit pulsa

B. DASAR TEORI

Counter Sinkron

Pencacah atau Counter Sinkron disebut demikian karena input clock dari semua flip-flop individu di dalam pencacah semuanya clock bersama pada waktu yang sama oleh sinyal clock yang sama.

Dalam pencacah (counter) Biner Asinkron, output dari satu tahap pencacah dihubungkan langsung ke input Clock dari tahap pencacah berikutnya dan seterusnya sepanjang rantai. Hasil dari ini adalah bahwa Pencacah (counter) Asinkron memiliki kerugian dari apa yang dikenal sebagai "Propagation Delay" di mana sinyal timing tertunda sebagian kecil melalui masing-masing flip-flop.

Namun, dengan Pencacah (counter) Sinkron, sinyal clock eksternal terhubung ke input clock SETIAP flip-flop individu dalam pencacah sehingga semua flip-flop di-clock secara bersamaan (secara paralel) sekaligus memberikan waktu yang tetap terhubung. Dengan kata lain, perubahan output terjadi dalam "sinkronisasi" dengan sinyal clock.

Hasil sinkronisasi ini adalah bahwa semua bit output individu berubah keadaan pada waktu yang sama persis dalam menanggapi sinyal clock umum tanpa efek riak dan karenanya, tidak ada penundaan propagasi.

C. ALAT DAN BAHAN YANG DIPERGUNAKAN

1. Breadboard : 1 buah
2. Adaptor 5V 2A : 1 buah
3. Jack DC Female Terminal : 1 buah
4. Kabel Jumper
5. Rangkaian Clock Otomatis :
   a) IC 7413 : 1 buah
   b) Resistor 100 Ω : 1 buah
   c) Potensiometer 1k Ω : 1 buah
   d) Kapasitor 470 uF : 1 buah

e) Kabel Jumper

6. Rangkaian output decoder BCD to seven segment


a) IC 7447 : 1 buah
b) Resistor 330 Ω : 7 buah
c) 7 segment display : 1 buah
d) Kabel Jumper


7. Komponen IC :

a) IC 7476 : 2 buah
b) IC 7474 : 2 buah
c) IC 7408 : 1 buah
d) IC 7486 : 1 buah
e) IC 7404 : 1 buah
f) IC 7432 : 1 buah
g) IC 74266: 1 buah

D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN

1. Menyiapkan alat-alat dan komponen yang dibutuhkan
2. Merancang dan merangkaikan rangkaian dengan output pulsa berikut pada *breadboard*






3. Uji tabel kebenaran dari tabel data uji.


E. SOAL DAN HASIL PERCOBAAN

1.





a) K-Map dan Persamaan input flip-flop













b) Gambar rangkaian




c) Tabel hasil percobaan

Clk	Tampilan 7 Segment	Foto Praktikum
		
↓		







Clk	Tampilan 7 Segment	Foto Praktikum
↓		
↓		
↓		
↓		
↓		









2. **Rangkaian**

a) **Skema Rangkaian**




b) **Tabel hasil percobaan**

Clk	Tampilan 7 Segment	Foto Praktikum
		
↓		
↓		







Clk	Tampilan 7 Segment	Foto Praktikum
↓		
↓		
↓		
↓		


3.

a **Skema rangkaian**




b **Tabel hasil percobaan**

Clk	Tampilan 7 Segment
	
↓	
↓	
↓	
↓	
↓	




Clk	Tampilan 7 Segment
↓	




4.

c **Skema rangkaian**




d **Tabel hasil percobaan**

Clk	Tampilan 7 Segment
↓	
↓	
↓	


Clk	Tampilan 7 Segment
↓	
↓	
↓	






5.

a) **Skema rangkaian**



b) **Tabel hasil percobaan**

Clk	Tampilan 7 Segment
↓	

Clk	Tampilan 7 Segment
↓	
↓	
↓	
↓	
↓	

F. ANALISA DATA

Perancangan rangkaian sekuensial pembangkit pulsa pada dasarnya adalah sama saja dengan perancangan random counter sinkron. Pada percobaan kali ini dirancang agar output memiliki 3 pulsa dengan perulangan setelah 6 kali pulsa berubah, maka dari itu dirancang random counter sinkron dengan 3 flip-flop atau 3 bit output dengan modulus 6.

Dari pulsa yang dirancang, dibuat dulu decimal atau biner setiap statenya. Kemudian dapat diketahui present state dan next statenya. Lalu dapat dilakukan

perancangan random counter sinkron berdasarkan urutan decimal yang sudah didapat tadi.

Untuk nomor 1, perancangan dilakukan seperti biasa yitu membuat K-Map dan persamaan input-input flip-flop dari present state dan next state yang terlah didapatkan tadi. Setelah itu, skema rangkaian dapat dibuat dan di-implementasikan.

Untuk nomor-nomor selanjutnya, pulsa yang digunakan masih sama tetapihanya berbeda urutan pada output. Nomor 2, pulsa x yang awalnya bit pertama menjadi bit kedua yaitu v , pulsa y yang awalnya bit kedua menjadi bit ketiga yaitu w, lalu pulsa z yang awalnya bit ketiga menjadi bit pertama yaitu u. Nomor 3, pulsa x menjadi bit ketiga yaitu T, pulsa y menjadi bit kedua yaitu S, pulsa z menjadi bit pertama yaitu R. Nomor 4, dapat diperhatikan bahwa pulsa A merupakan x yang di-NOT-kan atau x'. pulsa B merupakan y yang di-NOT-kan, dan pulsa C merupakan z yang di-NOT-kan atau z'. sehingga output didapat dari pulsa-pulsa tersebut. Dan terakhir nomor 5, dapat diamati bahwa pulsa D merupakan pulsa z, pulsa E merupakan pulsa y', dan pulsa F merupakan pulsa x.

Oleh karena itu penting melakukan pengamatan pada setiap pulsa karena dapat menghemat waktu merangkai dikarenakan untuk perubahan pulsa tidak perlu merangkai lagi, hanya perlu untuk mengubah susunan bit-bit output atau mengubah bit output menjadi kebalikannya.

G. KESIMPULAN

- Rangkaian sekuensial pembangkit pulsa dapat dirancang seperti merancang rangkaian random counter sinkron
- Pulsa-pulsa yang dirancang diubah terlebih dahulu ke decimal atau biner setiap statenya, kemudian rangcang random counter sinkron sesuai urutan state-state tersebut
- Perancangan rangkaian pembangkit pulsa dapat dilakukan dengan pengamatan jika terdapat pulsa yang sama, hanya berbeda dalam urutannya tidak perlu melalkukan perancangan dan perangkaian lagi, hanya perlu mengubah susunan pulsa-pulsa outputnya saja

H. SARAN

1. Cek terlebih dahulu kondisi alat-alat dan komponen yang akan digunakan sebelum praktikum
2. Ketahui nomor-nomor kaki pada IC dari datasheet kemudian tuliskan nomor kaki pada skema rangkaian untuk mempermudah perangkaian

DAFTAR PUSTAKA

[1] T. L. Floyd, *Digital fundamentals*. Boston: Pearson, 2015.

[2] “Pencacah (counter) Sinkron.” https://abdulelektro.blogspot.com/2019/06/pencacah-counter-sinkron.html#google_vignette (accessed Oct. 23, 2023).